Peranti semikonduktor kuasa digunakan secara meluas dalam industri, penggunaan, ketenteraan dan bidang lain, dan mempunyai kedudukan strategik yang tinggi. Mari kita lihat gambaran keseluruhan peranti kuasa daripada gambar:
Peranti semikonduktor kuasa boleh dibahagikan kepada jenis penuh, jenis separa terkawal dan jenis tidak terkawal mengikut tahap kawalan isyarat litar. Atau mengikut sifat isyarat litar pemanduan, ia boleh dibahagikan kepada jenis yang dipacu voltan, jenis yang dipacu semasa, dsb.
| Pengelasan | taip | Peranti semikonduktor kuasa khusus |
| Kebolehkawalan isyarat elektrik | Jenis separa terkawal | SCR |
| Kawalan penuh | GTO,GTR,MOSFET,IGBT | |
| Tak terkawal | Diod Kuasa | |
| Ciri isyarat memandu | Jenis pemacu voltan | IGBT, MOSFET, SITH |
| Jenis dipacu semasa | SCR, GTO, GTR | |
| Bentuk gelombang isyarat yang berkesan | Jenis pencetus nadi | SCR, GTO |
| Jenis kawalan elektronik | GTR, MOSFET, GBT | |
| Situasi di mana elektron pembawa arus mengambil bahagian | peranti bipolar | Diod Kuasa, SCR, GTO, GTR, BSIT, BJT |
| Peranti unipolar | MOSFET, DUDUK | |
| Peranti komposit | MCT, IGBT, SITH dan IGCT |
Peranti semikonduktor kuasa yang berbeza mempunyai ciri yang berbeza seperti voltan, kapasiti arus, keupayaan impedans dan saiz. Dalam penggunaan sebenar, peranti yang sesuai perlu dipilih mengikut bidang dan keperluan yang berbeza.
Industri semikonduktor telah melalui tiga generasi perubahan material sejak kelahirannya. Sehingga kini, bahan semikonduktor pertama yang diwakili oleh Si masih digunakan terutamanya dalam bidang peranti semikonduktor kuasa.
| Bahan semikonduktor | Bandgap (eV) | Takat lebur(K) | aplikasi utama | |
| Bahan semikonduktor generasi pertama | Ge | 1.1 | 1221 | Voltan rendah, frekuensi rendah, transistor kuasa sederhana, pengesan foto |
| Bahan semikonduktor generasi ke-2 | Si | 0.7 | 1687 | |
| Bahan semikonduktor generasi ke-3 | GaAs | 1.4 | 1511 | Gelombang mikro, peranti gelombang milimeter, peranti pemancar cahaya |
| SiC | 3.05 | 2826 | 1. Peranti kuasa tinggi suhu tinggi, frekuensi tinggi, tahan sinaran 2. Diod pemancar cahaya biru, gred, ungu, laser semikonduktor | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | ＞3800 | ||
| ZnO | 3.37 | 2248 | ||
Ringkaskan ciri-ciri peranti kuasa separa terkawal dan dikawal sepenuhnya:
| Jenis peranti | SCR | GTR | MOSFET | IGBT |
| Jenis kawalan | Pencetus nadi | Kawalan semasa | kawalan voltan | pusat filem |
| talian tutup sendiri | Penutupan pertukaran | peranti tutup sendiri | peranti tutup sendiri | peranti tutup sendiri |
| kekerapan bekerja | ＜1khz | <30khz | 20khz-Mhz | <40khz |
| Kuasa memandu | kecil | besar | kecil | kecil |
| kerugian menukar | besar | besar | besar | besar |
| kehilangan pengaliran | kecil | kecil | besar | kecil |
| Tahap voltan dan arus | 最大 | besar | minimum | lebih |
| Aplikasi biasa | Pemanasan aruhan frekuensi sederhana | Penukar frekuensi UPS | bekalan kuasa pensuisan | Penukar frekuensi UPS |
| harga | paling rendah | lebih rendah | di tengah-tengah | Yang paling mahal |
| kesan modulasi konduktans | mempunyai | mempunyai | tiada | mempunyai |
Kenali MOSFET
MOSFET mempunyai impedans input yang tinggi, bunyi yang rendah, dan kestabilan terma yang baik; ia mempunyai proses pembuatan yang mudah dan sinaran yang kuat, jadi ia biasanya digunakan dalam litar penguat atau litar pensuisan;
(1) Parameter pemilihan utama: voltan sumber saliran VDS (voltan tahan), arus bocor berterusan ID, RDS(on) pada rintangan, kapasiti input Ciss (kapasiti simpang), faktor kualiti FOM=Ron*Qg, dsb.
(2) Mengikut proses yang berbeza, ia dibahagikan kepada TrenchMOS: parit MOSFET, terutamanya dalam medan voltan rendah dalam 100V; SGT (Split Gate) MOSFET: MOSFET get split, terutamanya dalam medan voltan sederhana dan rendah dalam 200V; SJ MOSFET: MOSFET simpang super, terutamanya dalam medan voltan Tinggi 600-800V;
Dalam bekalan kuasa pensuisan, seperti litar longkang terbuka, longkang disambungkan kepada beban utuh, yang dipanggil longkang terbuka. Dalam litar longkang terbuka, tidak kira berapa tinggi voltan beban disambungkan, arus beban boleh dihidupkan dan dimatikan. Ia adalah peranti pensuisan analog yang ideal. Ini adalah prinsip MOSFET sebagai peranti pensuisan.
Dari segi bahagian pasaran, MOSFET hampir semuanya tertumpu di tangan pengeluar antarabangsa utama. Antaranya, Infineon memperoleh IR (American International Rectifier Company) pada 2015 dan menjadi peneraju industri. ON Semiconductor juga menyelesaikan pemerolehan Fairchild Semiconductor pada September 2016. , bahagian pasaran melonjak ke tempat kedua, dan kemudian kedudukan jualan ialah Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, dll.;
Jenama MOSFET arus perdana dibahagikan kepada beberapa siri: Amerika, Jepun dan Korea.
Siri Amerika: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, dsb.;
Jepun: Toshiba, Renesas, ROHM, dll.;
Siri Korea: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Kategori pakej MOSFET
Mengikut cara ia dipasang pada papan PCB, terdapat dua jenis utama pakej MOSFET: pemalam (Through Hole) dan pelekap permukaan (Surface Mount). '
Jenis pemalam bermaksud bahawa pin MOSFET melalui lubang pelekap papan PCB dan dikimpal pada papan PCB. Pakej pemalam biasa termasuk: pakej dwi dalam talian (DIP), pakej garis besar transistor (TO) dan pakej tatasusunan grid pin (PGA).
Pembungkusan pemalam
Pemasangan permukaan ialah tempat pin MOSFET dan bebibir pelesapan haba dikimpal pada pad pada permukaan papan PCB. Pakej pelekap permukaan biasa termasuk: garis besar transistor (D-PAK), transistor garis besar kecil (SOT), pakej garis besar kecil (SOP), pakej rata empat empat (QFP), pembawa cip berplumbum plastik (PLCC), dsb.
pakej pelekap permukaan
Dengan perkembangan teknologi, papan PCB seperti papan induk dan kad grafik kini semakin kurang menggunakan pembungkusan pemalam langsung, dan lebih banyak pembungkusan pelekap permukaan digunakan.
1. Pakej dwi dalam talian (DIP)
Pakej DIP mempunyai dua baris pin dan perlu dimasukkan ke dalam soket cip dengan struktur DIP. Kaedah terbitannya ialah SDIP (Shrink DIP), iaitu pakej dua-dalam-baris mengecut. Ketumpatan pin adalah 6 kali lebih tinggi daripada DIP.
Bentuk struktur pembungkusan DIP termasuk: DIP seramik berbilang lapisan dwi-dalam-baris, DIP seramik satu lapisan dwi-dalam-baris, DIP bingkai plumbum (termasuk jenis pengedap seramik kaca, jenis struktur pengkapsulan plastik, pengkapsulan kaca lebur rendah seramik jenis) dan lain-lain. Ciri pembungkusan DIP ialah ia boleh dengan mudah merealisasikan kimpalan lubang melalui papan PCB dan mempunyai keserasian yang baik dengan papan induk.
Walau bagaimanapun, kerana kawasan pembungkusan dan ketebalannya agak besar, dan pin mudah rosak semasa proses palam dan cabut, kebolehpercayaan adalah lemah. Pada masa yang sama, disebabkan oleh pengaruh proses, bilangan pin secara amnya tidak melebihi 100. Oleh itu, dalam proses integrasi tinggi industri elektronik, pembungkusan DIP telah beransur-ansur ditarik balik dari peringkat sejarah.
2. Pakej Rangka Transistor (TO)
Spesifikasi pembungkusan awal, seperti TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, dll. semuanya adalah reka bentuk pembungkusan pemalam.
TO-3P/247: Ia adalah bentuk pembungkusan yang biasa digunakan untuk MOSFET voltan sederhana tinggi dan arus tinggi. Produk ini mempunyai ciri-ciri voltan tahan tinggi dan rintangan pecahan yang kuat. ,
TO-220/220F: TO-220F ialah pakej plastik sepenuhnya, dan tidak perlu menambah pad penebat apabila memasangnya pada radiator; TO-220 mempunyai kepingan logam yang disambungkan ke pin tengah, dan pad penebat diperlukan semasa memasang radiator. MOSFET kedua-dua gaya pakej ini mempunyai penampilan yang serupa dan boleh digunakan secara bergantian. ,
TO-251: Produk berbungkus ini digunakan terutamanya untuk mengurangkan kos dan mengurangkan saiz produk. Ia digunakan terutamanya dalam persekitaran dengan voltan sederhana dan arus tinggi di bawah 60A dan voltan tinggi di bawah 7N. ,
TO-92: Pakej ini hanya digunakan untuk MOSFET voltan rendah (arus di bawah 10A, menahan voltan di bawah 60V) dan voltan tinggi 1N60/65, untuk mengurangkan kos.
Dalam tahun-tahun kebelakangan ini, disebabkan kos kimpalan yang tinggi bagi proses pembungkusan plug-in dan prestasi pelesapan haba yang rendah kepada produk jenis tampalan, permintaan dalam pasaran pelekap permukaan terus meningkat, yang juga telah membawa kepada pembangunan pembungkusan TO. ke dalam bungkusan pelekap permukaan.
TO-252 (juga dipanggil D-PAK) dan TO-263 (D2PAK) adalah kedua-dua pakej pelekap permukaan.。
UNTUK membungkus penampilan produk
TO252/D-PAK ialah pakej cip plastik, yang biasanya digunakan untuk pembungkusan transistor kuasa dan cip penstabil voltan. Ia adalah salah satu pakej arus perdana semasa. MOSFET yang menggunakan kaedah pembungkusan ini mempunyai tiga elektrod, get (G), longkang (D), dan punca (S). Pin longkang (D) terputus dan tidak digunakan. Sebaliknya, sink haba di bahagian belakang digunakan sebagai longkang (D), yang dikimpal terus ke PCB. Di satu pihak, ia digunakan untuk mengeluarkan arus besar, dan sebaliknya, ia menghilangkan haba melalui PCB. Oleh itu, terdapat tiga pad D-PAK pada PCB, dan pad longkang (D) lebih besar. Spesifikasi pembungkusannya adalah seperti berikut:
Spesifikasi saiz pakej TO-252/D-PAK
TO-263 ialah varian TO-220. Ia direka terutamanya untuk meningkatkan kecekapan pengeluaran dan pelesapan haba. Ia menyokong arus dan voltan yang sangat tinggi. Ia lebih biasa dalam MOSFET arus tinggi voltan sederhana di bawah 150A dan ke atas 30V. Sebagai tambahan kepada D2PAK (TO-263AB), ia juga termasuk TO263-2, TO263-3, TO263-5, TO263-7 dan gaya lain, yang berada di bawah TO-263, terutamanya disebabkan oleh bilangan dan jarak pin yang berbeza. .
Spesifikasi saiz pakej TO-263/D2PAKs
3. Pakej tatasusunan grid pin (PGA)
Terdapat berbilang pin tatasusunan segi empat sama di dalam dan di luar cip PGA (Pin Grid Array Package). Setiap pin tatasusunan segi empat sama disusun pada jarak tertentu di sekeliling cip. Bergantung kepada bilangan pin, ia boleh dibentuk menjadi 2 hingga 5 bulatan. Semasa pemasangan, hanya masukkan cip ke dalam soket PGA khas. Ia mempunyai kelebihan palam dan cabut plag yang mudah dan kebolehpercayaan yang tinggi, dan boleh menyesuaikan diri dengan frekuensi yang lebih tinggi.
Gaya pakej PGA
Kebanyakan substrat cipnya diperbuat daripada bahan seramik, dan ada yang menggunakan resin plastik khas sebagai substrat. Dari segi teknologi, jarak pusat pin biasanya 2.54mm, dan bilangan pin berkisar antara 64 hingga 447. Ciri pembungkusan jenis ini ialah semakin kecil kawasan pembungkusan (volume), semakin rendah penggunaan kuasa (prestasi). ) ia boleh tahan, begitu juga sebaliknya. Gaya pembungkusan cip ini lebih biasa pada zaman awal, dan kebanyakannya digunakan untuk membungkus produk penggunaan kuasa tinggi seperti CPU. Sebagai contoh, Intel 80486 dan Pentium semuanya menggunakan gaya pembungkusan ini; ia tidak diterima pakai secara meluas oleh pengeluar MOSFET.
4. Pakej Transistor Garis Besar Kecil (SOT)
SOT (Transistor Talian Kecil Kecil) ialah pakej transistor kuasa kecil jenis tampalan, terutamanya termasuk SOT23, SOT89, SOT143, SOT25 (iaitu SOT23-5), dll. SOT323, SOT363/SOT26 (iaitu SOT23-6) dan jenis lain adalah terbitan, yang bersaiz lebih kecil daripada pakej TO.
Jenis pakej SOT
SOT23 adalah pakej transistor yang biasa digunakan dengan tiga pin berbentuk sayap, iaitu pengumpul, pemancar dan tapak, yang disenaraikan pada kedua-dua belah sisi panjang komponen. Antaranya, pemancar dan tapak berada di sebelah yang sama. Ia adalah biasa dalam transistor kuasa rendah, transistor kesan medan dan transistor komposit dengan rangkaian perintang. Mereka mempunyai kekuatan yang baik tetapi kebolehpaterian yang lemah. Penampilan ditunjukkan dalam Rajah (a) di bawah.
SOT89 mempunyai tiga pin pendek yang diedarkan pada satu sisi transistor. Bahagian lain ialah sink haba logam yang disambungkan ke pangkalan untuk meningkatkan keupayaan pelesapan haba. Ia adalah perkara biasa dalam transistor pelekap permukaan kuasa silikon dan sesuai untuk aplikasi kuasa yang lebih tinggi. Penampilan ditunjukkan dalam Rajah (b) di bawah. ,
SOT143 mempunyai empat pin berbentuk sayap pendek, yang dibawa keluar dari kedua-dua belah. Hujung pin yang lebih luas ialah pengumpul. Pakej jenis ini adalah biasa dalam transistor frekuensi tinggi, dan penampilannya ditunjukkan dalam Rajah (c) di bawah. ,
SOT252 ialah transistor berkuasa tinggi dengan tiga pin yang mengarah dari satu sisi, dan pin tengah lebih pendek dan merupakan pengumpul. Sambungkan ke pin yang lebih besar di hujung yang lain, yang merupakan kepingan kuprum untuk pelesapan haba, dan penampilannya adalah seperti yang ditunjukkan dalam Rajah (d) di bawah.
Perbandingan penampilan pakej SOT biasa
MOSFET SOT-89 empat terminal biasanya digunakan pada papan induk. Spesifikasi dan dimensinya adalah seperti berikut:
Spesifikasi saiz MOSFET SOT-89 (unit: mm)
5. Pakej Rangka Kecil (SOP)
SOP (Small Out-Line Package) ialah salah satu daripada pakej pelekap permukaan, juga dipanggil SOL atau DFP. Pin ditarik keluar dari kedua-dua belah bungkusan dalam bentuk sayap camar (bentuk L). Bahannya adalah plastik dan seramik. Piawaian pembungkusan SOP termasuk SOP-8, SOP-16, SOP-20, SOP-28, dsb. Nombor selepas SOP menunjukkan bilangan pin. Kebanyakan pakej SOP MOSFET menggunakan spesifikasi SOP-8. Industri ini sering meninggalkan "P" dan menyingkatkannya sebagai SO (Small Out-Line).
Saiz pakej SOP-8
SO-8 pertama kali dibangunkan oleh Syarikat PHILIP. Ia dibungkus dalam plastik, tidak mempunyai plat bawah pelesapan haba, dan mempunyai pelesapan haba yang lemah. Ia biasanya digunakan untuk MOSFET berkuasa rendah. Kemudian, spesifikasi standard seperti TSOP (Pakej Rangka Kecil Nipis), VSOP (Pakej Rangka Sangat Kecil), SSOP (SOP Kecut), TSSOP (SOP Kecut Nipis), dsb. telah diperolehi secara beransur-ansur; antaranya TSOP dan TSSOP biasa digunakan dalam pembungkusan MOSFET.
Spesifikasi terbitan SOP yang biasa digunakan untuk MOSFET
6. Pakej Quad Flat (QFP)
Jarak antara pin cip dalam pakej QFP (Plastic Quad Flat Package) adalah sangat kecil dan pinnya sangat nipis. Ia biasanya digunakan dalam litar bersepadu berskala besar atau ultra besar, dan bilangan pin biasanya lebih daripada 100. Cip yang dibungkus dalam bentuk ini mesti menggunakan teknologi pelekap permukaan SMT untuk memateri cip ke papan induk. Kaedah pembungkusan ini mempunyai empat ciri utama: ① Ia sesuai untuk teknologi pemasangan permukaan SMD untuk memasang pendawaian pada papan litar PCB; ② Ia sesuai untuk kegunaan frekuensi tinggi; ③ Ia mudah dikendalikan dan mempunyai kebolehpercayaan yang tinggi; ④ Nisbah antara kawasan cip dan kawasan pembungkusan adalah kecil. Seperti kaedah pembungkusan PGA, kaedah pembungkusan ini membungkus cip dalam bungkusan plastik dan tidak dapat menghilangkan haba yang dijana apabila cip berfungsi tepat pada masanya. Ia menyekat peningkatan prestasi MOSFET; dan pembungkusan plastik itu sendiri meningkatkan saiz peranti, yang tidak memenuhi keperluan untuk pembangunan semikonduktor ke arah yang ringan, nipis, pendek, dan kecil. Di samping itu, kaedah pembungkusan jenis ini adalah berdasarkan cip tunggal, yang mempunyai masalah kecekapan pengeluaran yang rendah dan kos pembungkusan yang tinggi. Oleh itu, QFP lebih sesuai digunakan dalam litar LSI logik digital seperti mikropemproses/tatasusunan get, dan juga sesuai untuk membungkus produk litar LSI analog seperti pemprosesan isyarat VTR dan pemprosesan isyarat audio.
7、Pakej rata empat empat tanpa petunjuk (QFN)
Pakej QFN (Paket Quad Flat Non-plumbum) dilengkapi dengan sesentuh elektrod pada keempat-empat sisi. Oleh kerana tiada petunjuk, kawasan pelekap lebih kecil daripada QFP dan ketinggiannya lebih rendah daripada QFP. Antaranya, QFN seramik juga dipanggil LCC (Pembawa Cip Tanpa Plumbum), dan QFN plastik kos rendah menggunakan bahan asas substrat bercetak resin epoksi kaca dipanggil plastik LCC, PCLC, P-LCC, dll. Ia adalah pembungkusan cip pelekap permukaan yang baru muncul. teknologi dengan saiz pad kecil, isipadu kecil, dan plastik sebagai bahan pengedap. QFN digunakan terutamanya untuk pembungkusan litar bersepadu, dan MOSFET tidak akan digunakan. Walau bagaimanapun, kerana Intel mencadangkan pemacu bersepadu dan penyelesaian MOSFET, ia melancarkan DrMOS dalam pakej QFN-56 ("56" merujuk kepada 56 pin sambungan di bahagian belakang cip).
Perlu diingatkan bahawa pakej QFN mempunyai konfigurasi plumbum luaran yang sama seperti pakej garis besar kecil ultra nipis (TSSOP), tetapi saiznya 62% lebih kecil daripada TSSOP. Menurut data pemodelan QFN, prestasi termanya adalah 55% lebih tinggi daripada pembungkusan TSSOP, dan prestasi elektriknya (kearuhan dan kemuatan) masing-masing adalah 60% dan 30% lebih tinggi daripada pembungkusan TSSOP. Kelemahan terbesar adalah sukar untuk dibaiki.
DrMOS dalam pakej QFN-56
Bekalan kuasa pensuisan step-down diskret tradisional tidak dapat memenuhi keperluan untuk ketumpatan kuasa yang lebih tinggi, dan juga tidak dapat menyelesaikan masalah kesan parameter parasit pada frekuensi pensuisan yang tinggi. Dengan inovasi dan kemajuan teknologi, ia telah menjadi realiti untuk menyepadukan pemacu dan MOSFET untuk membina modul berbilang cip. Kaedah penyepaduan ini boleh menjimatkan ruang yang besar dan meningkatkan ketumpatan penggunaan kuasa. Melalui pengoptimuman pemandu dan MOSFET, ia telah menjadi kenyataan. Kecekapan kuasa dan arus DC berkualiti tinggi, ini ialah IC pemacu bersepadu DrMOS.
Renesas generasi ke-2 DrMOS
Pakej tanpa plumbum QFN-56 menjadikan galangan haba DrMOS sangat rendah; dengan ikatan wayar dalaman dan reka bentuk klip tembaga, pendawaian PCB luaran boleh diminimumkan, dengan itu mengurangkan kearuhan dan rintangan. Di samping itu, proses MOSFET silikon saluran dalam yang digunakan juga boleh mengurangkan kehilangan pengaliran, pensuisan dan cas pintu dengan ketara; ia serasi dengan pelbagai pengawal, boleh mencapai mod operasi yang berbeza, dan menyokong mod penukaran fasa aktif APS (Penukaran Fasa Auto). Selain pembungkusan QFN, pembungkusan tanpa plumbum rata dua hala (DFN) juga merupakan proses pembungkusan elektronik baharu yang telah digunakan secara meluas dalam pelbagai komponen ON Semiconductor. Berbanding dengan QFN, DFN mempunyai kurang elektrod plumbum keluar pada kedua-dua belah.
8、Pembawa Cip Plumbum Plastik (PLCC)
PLCC (Plastic Quad Flat Package) mempunyai bentuk segi empat sama dan jauh lebih kecil daripada pakej DIP. Ia mempunyai 32 pin dengan pin di sekelilingnya. Pin dibawa keluar dari empat sisi bungkusan dalam bentuk T. Ia adalah produk plastik. Jarak pusat pin ialah 1.27mm, dan bilangan pin berkisar antara 18 hingga 84. Pin berbentuk J tidak mudah cacat dan lebih mudah dikendalikan daripada QFP, tetapi pemeriksaan penampilan selepas kimpalan adalah lebih sukar. Pembungkusan PLCC sesuai untuk memasang pendawaian pada PCB menggunakan teknologi pemasangan permukaan SMT. Ia mempunyai kelebihan saiz kecil dan kebolehpercayaan yang tinggi. Pembungkusan PLCC agak biasa dan digunakan dalam logik LSI, DLD (atau peranti logik program) dan litar lain. Borang pembungkusan ini sering digunakan dalam BIOS papan induk, tetapi pada masa ini ia kurang biasa dalam MOSFET.
Enkapsulasi dan penambahbaikan untuk perusahaan arus perdana
Disebabkan oleh trend pembangunan voltan rendah dan arus tinggi dalam CPU, MOSFET dikehendaki mempunyai arus keluaran yang besar, rintangan pada rendah, penjanaan haba rendah, pelesapan haba yang cepat dan saiz kecil. Selain menambah baik teknologi dan proses pengeluaran cip, pengeluar MOSFET juga terus menambah baik teknologi pembungkusan. Atas dasar keserasian dengan spesifikasi penampilan standard, mereka mencadangkan bentuk pembungkusan baharu dan mendaftarkan nama tanda dagangan untuk pakej baharu yang mereka bangunkan.
1、RENESAS WPAK, LFPAK dan pakej LFPAK-I
WPAK ialah pakej sinaran haba tinggi yang dibangunkan oleh Renesas. Dengan meniru pakej D-PAK, sink haba cip dikimpal pada papan induk, dan haba dilesapkan melalui papan induk, supaya pakej kecil WPAK juga boleh mencapai arus keluaran D-PAK. WPAK-D2 membungkus dua MOSFET tinggi/rendah untuk mengurangkan kearuhan pendawaian.
Saiz pakej Renesas WPAK
LFPAK dan LFPAK-I ialah dua pakej faktor bentuk kecil lain yang dibangunkan oleh Renesas yang serasi dengan SO-8. LFPAK serupa dengan D-PAK, tetapi lebih kecil daripada D-PAK. LFPAK-i meletakkan sink haba ke atas untuk menghilangkan haba melalui sink haba.
Pakej Renesas LFPAK dan LFPAK-I
2. Pembungkusan Vishay Power-PAK dan Polar-PAK
Power-PAK ialah nama pakej MOSFET yang didaftarkan oleh Vishay Corporation. Power-PAK termasuk dua spesifikasi: Power-PAK1212-8 dan Power-PAK SO-8.
Pakej Vishay Power-PAK1212-8
Pakej Vishay Power-PAK SO-8
Polar PAK ialah pakej kecil dengan pelesapan haba dua muka dan merupakan salah satu teknologi pembungkusan teras Vishay. PAK Polar adalah sama seperti pakej so-8 biasa. Ia mempunyai titik pelesapan pada kedua-dua bahagian atas dan bawah bungkusan. Tidak mudah untuk mengumpul haba di dalam bungkusan dan boleh meningkatkan ketumpatan arus arus operasi kepada dua kali ganda berbanding SO-8. Pada masa ini, Vishay telah melesenkan teknologi Polar PAK kepada STMicroelectronics.
Pakej Vishay Polar PAK
3. Pakej plumbum rata Onsemi SO-8 dan WDFN8
ON Semiconductor telah membangunkan dua jenis MOSFET plumbum rata, antaranya yang plumbum rata yang serasi SO-8 digunakan oleh banyak papan. MOSFET kuasa ON Semiconductor yang baru dilancarkan NVMx dan NVTx menggunakan pakej DFN5 (SO-8FL) dan WDFN8 padat untuk meminimumkan kehilangan pengaliran. Ia juga mempunyai QG rendah dan kapasiti untuk meminimumkan kerugian pemandu.
ON Semikonduktor SO-8 Pakej Plumbum Rata
ON pakej Semikonduktor WDFN8
4. Pembungkusan NXP LFPAK dan QLPAK
NXP (dahulunya Philps) telah menambah baik teknologi pembungkusan SO-8 ke dalam LFPAK dan QLPAK. Antaranya, LFPAK dianggap sebagai pakej kuasa SO-8 yang paling boleh dipercayai di dunia; manakala QLPAK mempunyai ciri-ciri saiz kecil dan kecekapan pelesapan haba yang lebih tinggi. Berbanding dengan SO-8 biasa, QLPAK menduduki kawasan papan PCB 6*5mm dan mempunyai rintangan haba 1.5k/W.
Pakej NXP LFPAK
Pembungkusan NXP QLPAK
4. Pakej ST Semiconductor PowerSO-8
Teknologi pembungkusan cip MOSFET kuasa STMicroelectronics termasuk SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, dll. Antaranya, Power SO-8 ialah versi SO-8 yang dipertingkatkan. Selain itu, terdapat PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 dan pakej lain.
Pakej STMicroelectronics Power SO-8
5. Pakej Fairchild Semiconductor Power 56
Power 56 ialah nama eksklusif Farichild, dan nama rasminya ialah DFN5×6. Kawasan pembungkusannya adalah setanding dengan TSOP-8 yang biasa digunakan, dan pakej nipis menjimatkan ketinggian pelepasan komponen, dan reka bentuk Thermal-Pad di bahagian bawah mengurangkan rintangan haba. Oleh itu, banyak pengeluar peranti kuasa telah menggunakan DFN5×6.
Pakej Fairchild Power 56
6. Pakej FET Langsung Penerus Antarabangsa (IR).
Direct FET menyediakan penyejukan atas yang cekap dalam SO-8 atau jejak yang lebih kecil dan sesuai untuk aplikasi penukaran kuasa AC-DC dan DC-DC dalam komputer, komputer riba, telekomunikasi dan peralatan elektronik pengguna. Pembinaan tin logam DirectFET menyediakan pelesapan haba dua belah, dengan berkesan menggandakan keupayaan pengendalian semasa penukar buck DC-DC frekuensi tinggi berbanding pakej diskret plastik standard. Pakej Direct FET ialah jenis dipasang terbalik, dengan sink haba longkang (D) menghadap ke atas dan ditutup dengan cangkerang logam, yang melaluinya haba dilesapkan. Pembungkusan FET langsung meningkatkan pelesapan haba dan menggunakan lebih sedikit ruang dengan pelesapan haba yang baik.
ringkaskan
Pada masa hadapan, apabila industri pembuatan elektronik terus berkembang ke arah ultra-nipis, pengecilan, voltan rendah, dan arus tinggi, rupa dan struktur pembungkusan dalaman MOSFET juga akan berubah untuk menyesuaikan diri dengan lebih baik kepada keperluan pembangunan pembuatan. industri. Di samping itu, untuk mengurangkan ambang pemilihan bagi pengeluar elektronik, arah aliran pembangunan MOSFET ke arah modularisasi dan pembungkusan peringkat sistem akan menjadi semakin jelas, dan produk akan dibangunkan secara terkoordinasi daripada pelbagai dimensi seperti prestasi dan kos. . Pakej adalah salah satu faktor rujukan penting untuk pemilihan MOSFET. Produk elektronik yang berbeza mempunyai keperluan elektrik yang berbeza, dan persekitaran pemasangan yang berbeza juga memerlukan spesifikasi saiz yang sepadan untuk dipenuhi. Dalam pemilihan sebenar, keputusan harus dibuat mengikut keperluan sebenar di bawah prinsip umum. Sesetengah sistem elektronik dihadkan oleh saiz PCB dan ketinggian dalaman. Sebagai contoh, bekalan kuasa modul sistem komunikasi biasanya menggunakan pakej DFN5*6 dan DFN3*3 disebabkan oleh sekatan ketinggian; dalam sesetengah bekalan kuasa ACDC, reka bentuk ultra nipis atau disebabkan oleh had cangkerang sesuai untuk memasang MOSFET kuasa berpakej TO220. Pada masa ini, pin boleh terus dimasukkan ke dalam akar, yang tidak sesuai untuk produk yang dibungkus TO247; sesetengah reka bentuk ultra nipis memerlukan pin peranti dibengkokkan dan diletakkan rata, yang akan meningkatkan kerumitan pemilihan MOSFET.
Bagaimana untuk memilih MOSFET
Seorang jurutera pernah memberitahu saya bahawa dia tidak pernah melihat halaman pertama helaian data MOSFET kerana maklumat "praktikal" hanya muncul di halaman kedua dan seterusnya. Hampir setiap halaman pada helaian data MOSFET mengandungi maklumat berharga untuk pereka bentuk. Tetapi tidak selalu jelas cara mentafsir data yang disediakan oleh pengeluar.
Artikel ini menggariskan beberapa spesifikasi utama MOSFET, cara ia dinyatakan pada lembaran data dan gambaran jelas yang anda perlukan untuk memahaminya. Seperti kebanyakan peranti elektronik, MOSFET dipengaruhi oleh suhu operasi. Oleh itu, adalah penting untuk memahami keadaan ujian di mana penunjuk yang disebutkan digunakan. Ia juga penting untuk memahami sama ada penunjuk yang anda lihat dalam "Pengenalan Produk" ialah nilai "maksimum" atau "biasa", kerana sesetengah helaian data tidak menjelaskannya dengan jelas.
Gred voltan
Ciri utama yang menentukan MOSFET ialah voltan punca saliran VDS, atau "voltan pecah punca saliran", iaitu voltan tertinggi yang boleh ditahan MOSFET tanpa kerosakan apabila pintu litar pintas ke punca dan arus longkang ialah 250μA. . VDS juga dipanggil "voltan maksimum mutlak pada 25°C", tetapi penting untuk diingat bahawa voltan mutlak ini bergantung pada suhu, dan biasanya terdapat "pekali suhu VDS" dalam helaian data. Anda juga perlu memahami bahawa VDS maksimum ialah voltan DC ditambah sebarang pancang voltan dan riak yang mungkin terdapat dalam litar. Contohnya, jika anda menggunakan peranti 30V pada bekalan kuasa 30V dengan lonjakan 100mV, 5ns, voltan akan melebihi had maksimum mutlak peranti dan peranti mungkin memasuki mod longsor. Dalam kes ini, kebolehpercayaan MOSFET tidak dapat dijamin. Pada suhu tinggi, pekali suhu boleh mengubah voltan kerosakan dengan ketara. Sebagai contoh, beberapa MOSFET saluran N dengan penarafan voltan 600V mempunyai pekali suhu positif. Apabila mereka menghampiri suhu simpang maksimum mereka, pekali suhu menyebabkan MOSFET ini berkelakuan seperti MOSFET 650V. Banyak peraturan reka bentuk pengguna MOSFET memerlukan faktor penurunan sebanyak 10% hingga 20%. Dalam sesetengah reka bentuk, memandangkan voltan kerosakan sebenar adalah 5% hingga 10% lebih tinggi daripada nilai undian pada 25°C, margin reka bentuk berguna yang sepadan akan ditambah pada reka bentuk sebenar, yang sangat bermanfaat untuk reka bentuk. Sama pentingnya dengan pemilihan MOSFET yang betul ialah memahami peranan voltan sumber get VGS semasa proses pengaliran. Voltan ini ialah voltan yang memastikan pengaliran penuh MOSFET di bawah keadaan maksimum RDS(on). Inilah sebabnya mengapa rintangan pada sentiasa berkaitan dengan tahap VGS, dan hanya pada voltan inilah peranti boleh dihidupkan. Akibat reka bentuk yang penting ialah anda tidak boleh menghidupkan MOSFET sepenuhnya dengan voltan yang lebih rendah daripada VGS minimum yang digunakan untuk mencapai penarafan RDS(on). Contohnya, untuk memacu MOSFET sepenuhnya dengan mikropengawal 3.3V, anda perlu boleh menghidupkan MOSFET pada VGS=2.5V atau lebih rendah.
Pada rintangan, caj gerbang dan "angka merit"
Rintangan pada MOSFET sentiasa ditentukan pada satu atau lebih voltan get-to-source. Had maksimum RDS(on) boleh 20% hingga 50% lebih tinggi daripada nilai biasa. Had maksimum RDS(on) biasanya merujuk kepada nilai pada suhu simpang 25°C. Pada suhu yang lebih tinggi, RDS(on) boleh meningkat sebanyak 30% hingga 150%, seperti yang ditunjukkan dalam Rajah 1. Memandangkan RDS(on) berubah dengan suhu dan nilai rintangan minimum tidak dapat dijamin, pengesanan arus berdasarkan RDS(on) tidak kaedah yang sangat tepat.
Rajah 1 RDS(on) meningkat dengan suhu dalam julat 30% hingga 150% daripada suhu operasi maksimum
Pada rintangan adalah sangat penting untuk MOSFET saluran N dan saluran P. Dalam menukar bekalan kuasa, Qg ialah kriteria pemilihan utama untuk MOSFET saluran N yang digunakan dalam menukar bekalan kuasa kerana Qg mempengaruhi kehilangan pensuisan. Kerugian ini mempunyai dua kesan: satu ialah masa penukaran yang mempengaruhi hidup dan mati MOSFET; satu lagi ialah tenaga yang diperlukan untuk mengecas kemuatan get semasa setiap proses pensuisan. Satu perkara yang perlu diingat ialah Qg bergantung pada voltan sumber get, walaupun menggunakan Vgs yang lebih rendah mengurangkan kerugian pensuisan. Sebagai cara pantas untuk membandingkan MOSFET yang dimaksudkan untuk digunakan dalam aplikasi pensuisan, pereka bentuk selalunya menggunakan formula tunggal yang terdiri daripada RDS(on) untuk kehilangan pengaliran dan Qg untuk menukar kerugian: RDS(on)xQg. "Angka merit" (FOM) ini meringkaskan prestasi peranti dan membolehkan MOSFET dibandingkan dari segi nilai biasa atau maksimum. Untuk memastikan perbandingan yang tepat merentas peranti, anda perlu memastikan bahawa VGS yang sama digunakan untuk RDS(on) dan Qg, dan bahawa nilai biasa dan maksimum tidak berlaku untuk dicampur bersama dalam penerbitan. FOM yang lebih rendah akan memberi anda prestasi yang lebih baik dalam menukar aplikasi, tetapi ia tidak dijamin. Hasil perbandingan terbaik hanya boleh diperolehi dalam litar sebenar, dan dalam beberapa kes litar mungkin perlu diperhalusi untuk setiap MOSFET. Arus ternilai dan pelesapan kuasa, berdasarkan keadaan ujian yang berbeza, kebanyakan MOSFET mempunyai satu atau lebih arus saliran berterusan dalam helaian data. Anda perlu melihat helaian data dengan teliti untuk mengetahui sama ada rating berada pada suhu kes yang ditentukan (cth TC=25°C), atau suhu ambien (cth TA=25°C). Manakah antara nilai ini paling relevan bergantung pada ciri dan aplikasi peranti (lihat Rajah 2).
Rajah 2 Semua nilai arus dan kuasa maksimum mutlak adalah data sebenar
Untuk peranti pelekap permukaan kecil yang digunakan dalam peranti pegang tangan, paras semasa yang paling relevan mungkin pada suhu ambien 70°C. Untuk peralatan besar dengan sink haba dan penyejukan udara paksa, paras semasa pada TA=25℃ mungkin lebih hampir kepada keadaan sebenar. Untuk sesetengah peranti, acuan boleh mengendalikan lebih arus pada suhu simpang maksimumnya daripada had pakej. Dalam sesetengah helaian data, tahap semasa "terhad mati" ini ialah maklumat tambahan kepada tahap semasa "terhad pakej", yang boleh memberi anda gambaran tentang keteguhan dadu. Pertimbangan yang sama digunakan untuk pelesapan kuasa berterusan, yang bergantung bukan sahaja pada suhu tetapi juga pada masa. Bayangkan peranti beroperasi secara berterusan pada PD=4W selama 10 saat pada TA=70℃. Apa yang membentuk tempoh masa "berterusan" akan berbeza-beza berdasarkan pakej MOSFET, jadi anda perlu menggunakan plot impedans sementara terma yang dinormalkan daripada lembaran data untuk melihat rupa pelesapan kuasa selepas 10 saat, 100 saat atau 10 minit . Seperti yang ditunjukkan dalam Rajah 3, pekali rintangan haba peranti khusus ini selepas nadi 10 saat adalah lebih kurang 0.33, yang bermaksud bahawa sebaik sahaja pakej mencapai ketepuan haba selepas kira-kira 10 minit, kapasiti pelesapan haba peranti hanya 1.33W dan bukannya 4W. . Walaupun kapasiti pelesapan haba peranti boleh mencapai kira-kira 2W di bawah penyejukan yang baik.
Rajah 3 Rintangan terma MOSFET apabila nadi kuasa digunakan
Malah, kita boleh membahagikan cara memilih MOSFET kepada empat langkah.
Langkah pertama: pilih saluran N atau saluran P
Langkah pertama dalam memilih peranti yang sesuai untuk reka bentuk anda ialah memutuskan sama ada untuk menggunakan MOSFET saluran N atau saluran P. Dalam aplikasi kuasa biasa, apabila MOSFET disambungkan ke tanah dan beban disambungkan ke voltan sesalur, MOSFET membentuk suis sisi rendah. Dalam suis sisi rendah, MOSFET saluran N harus digunakan kerana pertimbangan voltan yang diperlukan untuk mematikan atau menghidupkan peranti. Apabila MOSFET disambungkan ke bas dan dimuatkan ke tanah, suis sisi tinggi digunakan. MOSFET saluran P biasanya digunakan dalam topologi ini, yang juga disebabkan oleh pertimbangan pemacu voltan. Untuk memilih peranti yang sesuai untuk aplikasi anda, anda mesti menentukan voltan yang diperlukan untuk memacu peranti dan cara paling mudah untuk melakukannya dalam reka bentuk anda. Langkah seterusnya ialah menentukan penarafan voltan yang diperlukan, atau voltan maksimum yang boleh ditahan oleh peranti. Semakin tinggi penarafan voltan, semakin tinggi kos peranti. Mengikut pengalaman praktikal, voltan undian harus lebih besar daripada voltan sesalur atau voltan bas. Ini akan memberikan perlindungan yang mencukupi supaya MOSFET tidak akan gagal. Apabila memilih MOSFET, adalah perlu untuk menentukan voltan maksimum yang boleh diterima dari longkang ke sumber, iaitu, VDS maksimum. Adalah penting untuk mengetahui bahawa voltan maksimum MOSFET boleh menahan perubahan dengan suhu. Pereka bentuk mesti menguji variasi voltan ke atas keseluruhan julat suhu operasi. Voltan terkadar mesti mempunyai margin yang mencukupi untuk menampung julat variasi ini untuk memastikan litar tidak akan gagal. Faktor keselamatan lain yang perlu dipertimbangkan oleh jurutera reka bentuk termasuk transien voltan yang disebabkan oleh pensuisan elektronik seperti motor atau transformer. Voltan terkadar berbeza-beza untuk aplikasi yang berbeza; biasanya, 20V untuk peranti mudah alih, 20-30V untuk bekalan kuasa FPGA, dan 450-600V untuk aplikasi 85-220VAC.
Langkah 2: Tentukan arus terkadar
Langkah kedua ialah memilih penarafan semasa MOSFET. Bergantung pada konfigurasi litar, arus undian ini mestilah arus maksimum yang boleh ditahan oleh beban dalam semua keadaan. Sama seperti keadaan voltan, pereka bentuk mesti memastikan bahawa MOSFET yang dipilih boleh menahan penarafan semasa ini, walaupun apabila sistem menjana pancang semasa. Dua keadaan semasa yang dipertimbangkan ialah mod berterusan dan lonjakan nadi. Dalam mod pengaliran berterusan, MOSFET berada dalam keadaan mantap, di mana arus mengalir secara berterusan melalui peranti. Lonjakan nadi merujuk kepada lonjakan besar (atau arus lonjakan) yang mengalir melalui peranti. Sebaik sahaja arus maksimum di bawah keadaan ini ditentukan, ia hanyalah soal memilih peranti yang boleh mengendalikan arus maksimum ini. Selepas memilih arus undian, kehilangan pengaliran juga mesti dikira. Dalam situasi sebenar, MOSFET bukanlah peranti yang ideal kerana terdapat kehilangan tenaga elektrik semasa proses pengaliran, yang dipanggil kehilangan pengaliran. MOSFET berkelakuan seperti perintang berubah apabila "hidup", yang ditentukan oleh RDS(ON) peranti dan berubah dengan ketara mengikut suhu. Kehilangan kuasa peranti boleh dikira dengan Iload2×RDS(ON). Memandangkan pada rintangan berubah dengan suhu, kehilangan kuasa juga akan berubah secara berkadar. Lebih tinggi voltan VGS digunakan pada MOSFET, lebih kecil RDS(ON) akan; sebaliknya, semakin tinggi RDS(ON). Bagi pereka bentuk sistem, di sinilah pertukaran masuk bergantung pada voltan sistem. Untuk reka bentuk mudah alih, lebih mudah (dan lebih biasa) menggunakan voltan yang lebih rendah, manakala untuk reka bentuk industri, voltan yang lebih tinggi boleh digunakan. Ambil perhatian bahawa rintangan RDS(ON) akan meningkat sedikit dengan arus. Variasi dalam pelbagai parameter elektrik perintang RDS(ON) boleh didapati dalam helaian data teknikal yang disediakan oleh pengilang. Teknologi mempunyai kesan ketara pada ciri peranti, kerana sesetengah teknologi cenderung untuk meningkatkan RDS(ON) apabila meningkatkan VDS maksimum. Untuk teknologi sedemikian, jika anda berhasrat untuk mengurangkan VDS dan RDS(ON), anda perlu meningkatkan saiz cip, dengan itu meningkatkan saiz pakej yang sepadan dan kos pembangunan yang berkaitan. Terdapat beberapa teknologi dalam industri yang cuba mengawal peningkatan saiz cip, yang paling penting ialah teknologi pengimbangan saluran dan caj. Dalam teknologi parit, parit dalam dibenamkan dalam wafer, biasanya dikhaskan untuk voltan rendah, untuk mengurangkan RDS(ON) pada rintangan. Untuk mengurangkan kesan VDS maksimum pada RDS(ON), proses lajur pertumbuhan epitaxial/lajur etsa telah digunakan semasa proses pembangunan. Contohnya, Fairchild Semiconductor telah membangunkan teknologi yang dipanggil SuperFET yang menambah langkah pembuatan tambahan untuk pengurangan RDS(ON). Fokus pada RDS(ON) ini penting kerana apabila voltan pecah MOSFET standard meningkat, RDS(ON) meningkat secara eksponen dan membawa kepada peningkatan dalam saiz cetakan. Proses SuperFET mengubah hubungan eksponen antara RDS(ON) dan saiz wafer kepada hubungan linear. Dengan cara ini, peranti SuperFET boleh mencapai RDS(ON) rendah yang ideal dalam saiz cetakan kecil, walaupun dengan voltan kerosakan sehingga 600V. Hasilnya ialah saiz wafer boleh dikurangkan sehingga 35%. Bagi pengguna akhir, ini bermakna pengurangan ketara dalam saiz pakej.
Langkah Tiga: Tentukan Keperluan Terma
Langkah seterusnya dalam memilih MOSFET ialah mengira keperluan terma sistem. Pereka bentuk mesti mempertimbangkan dua senario berbeza, senario terburuk dan senario dunia sebenar. Adalah disyorkan untuk menggunakan keputusan pengiraan kes terburuk, kerana keputusan ini memberikan margin keselamatan yang lebih besar dan memastikan sistem tidak akan gagal. Terdapat juga beberapa data ukuran yang memerlukan perhatian pada helaian data MOSFET; seperti rintangan haba antara simpang semikonduktor peranti yang dibungkus dan persekitaran, dan suhu simpang maksimum. Suhu simpang peranti adalah sama dengan suhu ambien maksimum ditambah dengan produk rintangan haba dan pelesapan kuasa (suhu simpang = suhu ambien maksimum + [rintangan haba × pelesapan kuasa]). Menurut persamaan ini, pelesapan kuasa maksimum sistem boleh diselesaikan, yang sama dengan I2×RDS(ON) mengikut takrifan. Memandangkan pereka bentuk telah menentukan arus maksimum yang akan melalui peranti, RDS(ON) boleh dikira pada suhu yang berbeza. Perlu diingat bahawa apabila berurusan dengan model terma ringkas, pereka bentuk juga mesti mempertimbangkan kapasiti terma simpang semikonduktor/kas peranti dan kotak/persekitaran; ini memerlukan papan litar bercetak dan bungkusan tidak panas serta merta. Kerosakan runtuhan salji bermakna voltan terbalik pada peranti semikonduktor melebihi nilai maksimum dan membentuk medan elektrik yang kuat untuk meningkatkan arus dalam peranti. Arus ini akan menghilangkan kuasa, meningkatkan suhu peranti, dan mungkin merosakkan peranti. Syarikat semikonduktor akan menjalankan ujian runtuhan salji pada peranti, mengira voltan runtuhan salji mereka atau menguji kekukuhan peranti. Terdapat dua kaedah untuk mengira voltan salji berkadar; satu kaedah statistik dan satu lagi adalah pengiraan haba. Pengiraan terma digunakan secara meluas kerana ia lebih praktikal. Banyak syarikat telah memberikan butiran ujian peranti mereka. Contohnya, Fairchild Semiconductor menyediakan "Garis Panduan Avalanche Power MOSFET" (Garis Panduan Avalanche Power MOSFET-boleh dimuat turun dari tapak web Fairchild). Selain pengkomputeran, teknologi juga mempunyai pengaruh yang besar terhadap kesan runtuhan salji. Contohnya, peningkatan dalam saiz dadu meningkatkan rintangan runtuhan salji dan akhirnya meningkatkan keteguhan peranti. Bagi pengguna akhir, ini bermakna menggunakan pakej yang lebih besar dalam sistem.
Langkah 4: Tentukan prestasi suis
Langkah terakhir dalam memilih MOSFET adalah untuk menentukan prestasi pensuisan MOSFET. Terdapat banyak parameter yang mempengaruhi prestasi pensuisan, tetapi yang paling penting ialah kapasitans pintu/longkang, pintu/sumber dan longkang/sumber. Kapasitor ini mencipta kerugian pensuisan dalam peranti kerana ia dicas setiap kali ia bertukar. Oleh itu, kelajuan pensuisan MOSFET dikurangkan, dan kecekapan peranti juga dikurangkan. Untuk mengira jumlah kerugian dalam peranti semasa pensuisan, pereka bentuk mesti mengira kerugian semasa menghidupkan (Eon) dan kerugian semasa mematikan (Eoff). Jumlah kuasa suis MOSFET boleh dinyatakan dengan persamaan berikut: Psw=(Eon+Eoff)×frekuensi menukar. Caj gerbang (Qgd) mempunyai impak terbesar pada prestasi pensuisan. Berdasarkan kepentingan prestasi pensuisan, teknologi baharu sentiasa dibangunkan untuk menyelesaikan masalah pensuisan ini. Meningkatkan saiz cip meningkatkan cas pintu; ini meningkatkan saiz peranti. Untuk mengurangkan kehilangan pensuisan, teknologi baharu seperti pengoksidaan bawah tebal saluran telah muncul, bertujuan untuk mengurangkan cas pintu. Contohnya, teknologi baharu SuperFET boleh meminimumkan kehilangan pengaliran dan meningkatkan prestasi pensuisan dengan mengurangkan RDS(ON) dan cas get (Qg). Dengan cara ini, MOSFET boleh mengatasi transien voltan berkelajuan tinggi (dv/dt) dan transien semasa (di/dt) semasa pensuisan, malah boleh beroperasi dengan pasti pada frekuensi pensuisan yang lebih tinggi.
Masa siaran: 23-Okt-2023
